|
課程名稱 |
積體電路設計
Integrated Circuit Design |
|
開課學期 |
102-2 |
|
授課對象 |
電機資訊學院 電機工程學系 |
|
授課教師 |
盧奕璋 |
|
課號 |
EE3020 |
|
課程識別碼 |
901 40500 |
|
班次 |
|
|
學分 |
3 |
|
全/半年 |
半年 |
|
必/選修 |
選修 |
|
上課時間 |
星期二6,7,8(13:20~16:20) |
|
上課地點 |
電二225 |
|
備註 |
總人數上限：80人 |
|
Ceiba 課程網頁 |
http://ceiba.ntu.edu.tw/1022icd |
|
課程簡介影片 |
|
|
核心能力關聯 |
核心能力與課程規劃關聯圖 |
|
課程大綱
|
|
為確保您我的權利,請尊重智慧財產權及不得非法影印
|
|
課程概述 |
1. Fabrication
2. Layouts
3. Devices
4. Speed
5. Power
6. Wires
7. Gates
8. Sequencing
9. Verilog-HDL
10. Scaling, Reliability, Variability
11. Datapath
12. Memory
13. Methodology
14. Test
15. Clock/power Distribution |
|
課程目標 |
數位積體電路入門與設計工具之介紹。 |
|
課程要求 |
1.成績評量方式
期中考35%
期末考35%
作業 30%
2. 預修課程
電子學 (I)(II)(III)
交換電路與邏輯設計
|
|
預期每週課後學習時數 |
|
|
Office Hours |
|
|
指定閱讀 |
|
|
參考書目 |
教科書： N. Weste and D. Harris, Integrated Circuit Design, 4th Ed., Pearson, 2011.
參考書目： E. Brunvand, Digital VLSI Chip Design with Cadence and Synopsys CAD Tools, Addison-Wesley, 2010.
|
|
評量方式
(僅供參考) |
|
No. |
項目 |
百分比 |
說明 |
|
1. |
Final Exam |
35% |
|
2. |
Midterm Exam |
35% |
|
3. |
Homework |
30% |
|
|
|
週次 |
日期 |
單元主題 |
|
第1週 |
02/18 |
Introduction, Layout |
|
第2週 |
02/25 |
Devices |
|
第3週 |
03/04 |
Speed -1 |
|
第4週 |
03/11 |
Speed -2 |
|
第5週 |
03/18 |
Wire |
|
第6週 |
03/25 |
Gates |
|
第7週 |
04/01 |
Sequencing -1 |
|
第8週 |
04/08 |
Sequencing -2 |
|
第9週 |
04/15 |
Verilog-HDL |
|
第10週 |
04/22 |
Midterm |
|
第11週 |
04/29 |
Scaling, Reliability, and Variability |
|
第12週 |
05/06 |
Datapath -1 |
|
第13週 |
05/13 |
Datapath -2 |
|
第14週 |
05/20 |
Datapath -3 |
|
第15週 |
05/27 |
Memory -1 在5/27 會介紹group project(請見作業區) 以及datapath那份講義還沒講完的部分 |
|
第16週 |
06/03 |
Memory -2, Methodology |
|
第17週 |
06/10 |
Test, Clock/power Distribution |
|
第18週 |
06/17 |
Final Exam |
|